日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

2) Ratsuji Kimu Mulufilod 8/29/01 (0 65942 , of 1

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 8月30日

出 願 番 号 Application Number:

特願2000-260806


出 願 人 Applicant (s):

日本電気株式会社

2001年 2月16日

特 許 庁 長 官 Commissioner, Patent Office





特2000-260806

【書類名】

特許願

【整理番号】

74510229

【提出日】

平成12年 8月30日

【あて先】

特許庁長官 殿

【国際特許分類】

H03F

【発明の名称】

電圧減算・加算回路及びそれを実現するMOS差動増幅

回路

【請求項の数】

9

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

木村 克治

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100079164

【弁理士】

【氏名又は名称】

高橋 勇

【電話番号】

03-3862-6520

【手数料の表示】

【予納台帳番号】

013505

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】

9003064

1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電圧減算・加算回路及びそれを実現するMOS差動増幅回路 【特許請求の範囲】

【請求項1】 第1及び第2のトランジスタのゲートが入力対をドレインが減算出力対をソースが共通接続されて加算出力端子をそれぞれ形成し、前記第1及び第2のトランジスタに流れる電流の和が入力差動電圧に比例して増加することを特徴とする電圧減算・加算回路。

【請求項2】 第1及び第2のトランジスタのゲートが入力対をドレインが 減算出力対をソースが共通接続されて加算出力端子をそれぞれ形成し、定電流源 で駆動されることを特徴とする電圧減算・加算回路。

【請求項3】 第1及び第2のトランジスタのソースが共通接続されて電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧と前記第1及び第2のトランジスタの共通ソース電圧との差電圧が一定電圧になるように、前記電流源の電流値が制御されることを特徴とするMOS差動増幅回路。

【請求項4】 第1及び第2のトランジスタのソースが共通接続されて定電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧と前記第1及び第2のトランジスタの共通ソース電圧との差電圧が一定電圧になるように、前記定電流源に電流が流し込まれることを特徴とするMOS差動増幅回路

【請求項5】 第1及び第2のトランジスタのソースが共通接続されて定電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧から前記第1及び第2のトランジスタの共通ソース電圧を減じた電圧に一定電圧が加算されてゲートに印加される第3及び第4のMOSトランジスタを負荷としたことを特徴とするMOS差動増幅回路。

【請求項6】 第1及び第2のトランジスタのソースが共通接続されて第1の定電流源で駆動されるMOS差動対を形成し、第3、第4、第5及び第6のトランジスタがソースを共通接続されて共通の第2の定電流源で駆動されるMOSクァドリテールセルを形成し、

前記第5及び第6のトランジスタのゲートは前記第1及び第2のトランジスタ

の共通ソースに接続され、前記第5のトランジスタのドレインと前記第3のトランジスタのドレインとは共通接続されて一方の出力端子を形成し、前記第6のトランジスタのドレインと前記第4のトランジスタのドレインとは共通接続されて他方の出力端子を形成し、前記第1及び第2のトランジスタのゲート並びに前記第3及び第4のトランジスタのゲートには入力電圧が直接又はレベルシフトされて印加され、前記第1及び第2のトランジスタの極性と前記第3、第4、第5及び第6のトランジスタの極性とが異なることを特徴とする相補型のMOS差動増幅回路。

【請求項7】 前記第1の定電流源の値と前記第1及び第2のトランジスタのトランスコンダクタンスパラメータとの比が、前記第2の定電流源の値と前記第3、第4、第5及び第6のトランジスタのトランスコンダクタンスパラメータとの比のおよそ半分であることを特徴とする請求項6記載のMOS差動増幅回路

【請求項8】 互いに極性の異なる2つの請求項6記載のMOS差動増幅回路が並列接続されて入力対を形成することを特徴とするMOS差動増幅回路。

【請求項9】 前記第1及び第2の定電流源の少なくとも一方の電流値を可変することで当該MOS差動増幅回路のトランスコンダクタンスを可変することを特徴とする請求項6、7又は8記載のMOS差動増幅回路。

【発明の詳細な説明】

[0001]


【発明の属する技術分野】

本発明は、MOS差動増幅回路に関し、詳しくは半導体集積回路上に形成される電圧減算・加算回路、及びそれを実現する線形なトランスコンダクタンスを有するMOS差動増幅回路に関する。

[0002]

【従来の技術】

従来、この種の電圧減算・加算回路として、図17に示す回路が刊行物(IEEE JournalofSolid-StateCircuits,Vol.CAS-32,No.11,pp.1097-1104,Nov.1985.)に記載されている。この回路は、いずれもテール電流 I_{SS} で駆動されるトランジ



[0003]

図17に示した電圧減算・加算回路において、2対のMOS差動対のトランジスタM1, M4のゲートにはそれぞれ電圧 V_1 , V_2 が印加され、トランジスタM2、M3はいずれもダイオード接続されて共通の定電流源で駆動されている。

ここで、2対のMOS差動対においては、それぞれのテール電流と、ダイオード接続されたトランジスタM2, M3を駆動する定電流源の定電流とは等しいから、

$$I_{D1}+I_{D2}=I_{SS} \qquad \cdots \qquad (1)$$

$$I_{D3}+I_{D4}=I_{SS}$$
 · · · (2)

$$I_{D_2} + I_{D_3} = I_{SS}$$
 ... (3)

が成り立つ。

したがって、

$$I_{D1} = I_{D3}$$
 ... (4)
 $I_{D2} = I_{D4}$... (5)

が成り立っていることがわかる。

[0005]

すなわち、2対のMOS差動対を構成するトランジスタM1, M2とトランジスタM3, M4とに流れる電流がそれぞれ等しくなっているのであるから、2対のMOS差動対の差動入力電圧もいずれも等しくなる。したがって、ダイオード接続されたトランジスタM2, M3の共通ゲート電圧を V_0 とすると、

$$V_1 - V_0 = V_0 - V_2$$
 ... (6)

が成り立つことになる。すなわち、

【数1】

$$V_0 = \frac{V_1 + V_2}{2}$$
 ...(7)

が求められ、図17に示す回路は電圧加算回路となっている。この時に各MOS 差動対への差動入力電圧は、

【数2】

$$V_1 - V_0 = V_0 - V_2 = \frac{V_1 - V_2}{2}$$
 ...(8)

となっている。

[0006]

次に、このMOS差動対のトランジスタM1, M4のドレイン電流を求めてみる。

基板効果とチャネル長変調を無視し、飽和領域で動作しているMOSトランジスタのドレイン電流とゲート・ソース間電圧の関係が2乗則に従うものと仮定すると、MOSトランジスタのドレイン電流は

$$I_{D} = \beta (V_{GS} - V_{TH})^{2} (V_{GS} \le V_{TH}) \cdot \cdot \cdot (9 a)$$

 $I_{D} = 0 (V_{GS} \le V_{TH}) \cdot \cdot \cdot (9 b)$

と表される。ただし、 $\beta=\mu$ (C_{OX} ・2)(W・L)はトランスコンダクタンスパラメータであり、 μ はキャリアの実効モビリティ、 C_{OX} は単位面積当たりのゲート酸化膜容量、W、Lはそれぞれ、ゲート幅、ゲート長、 V_{TH} はスレッショルド電圧である。

[0007]

素子間の整合性は良いものとすると、トランジスタM1, M4の各ドレイン電流は、

【数3】

$$\begin{cases}
I_{D1} = \frac{1}{2} \{I_{SS} + \beta \frac{V_i}{2} \sqrt{\frac{2I_{SS}}{\beta} - \frac{V_i^2}{4}} \} & \langle |V_i|| \le 2\sqrt{\frac{I_{SS}}{\beta}} \rangle & \cdots (10a) \\
I_{D1} = \frac{1}{2} I_{SS} \operatorname{sgn}(V_i) & \langle |V_i|| \ge 2\sqrt{\frac{I_{SS}}{\beta}} \rangle & \cdots (10b) \\
\begin{cases}
I_{D4} = \frac{1}{2} \{I_{SS} - \beta \frac{V_i}{2} \sqrt{\frac{2I_{SS}}{\beta} - \frac{V_i^2}{4}} \} & \langle |V_i|| \le 2\sqrt{\frac{I_{SS}}{\beta}} \rangle & \cdots (11a) \\
I_{D4} = \frac{1}{2} I_{SS} \operatorname{sgn}(V_i) & \langle |V_i|| \ge 2\sqrt{\frac{I_{SS}}{\beta}} \rangle & \cdots (11b)
\end{cases}$$

と求められる。ただし、

$$V_i = V_1 - V_2 \qquad \cdot \cdot \cdot (12)$$

である。したがって、図17に示す回路は電圧減算回路となっている。すなわち、図17に示す回路は電圧減算・加算回路である。

次に、線形なトランスコンダクタンスを持つMOS差動増幅回路について説明する。この種のMOS差動増幅回路の一般構成として、図18に示す回路が特開 平7-127887号公報に記載されている。この回路は、テール電流 I_{SS} (= $I_0+\beta$ V_i^2 /2) で駆動されるトランジスタM1, M2からなるMOS差 動対で構成される。

素子間の整合性は良いものとすると、トランジスタM 1 , M 2 からなるM O S 差動対の差動出力電流 Δ I $_{\rm D}$ = I $_{\rm D\,1}$ $^{\rm -I}$ D $_{\rm 2}$ は

【数4】

$$\begin{cases}
\Delta I_{D} = \beta V_{i} \sqrt{\frac{2I_{ss}}{\beta} - V_{i}^{2}} & \langle |V_{i}| \leq \sqrt{\frac{I_{ss}}{\beta}} \rangle & \cdots (13a) \\
\Delta I_{D} = I_{ss} \operatorname{sgn}(V_{i}) & \langle |V_{i}| \geq \sqrt{\frac{I_{ss}}{\beta}} \rangle & \cdots (13b)
\end{cases}$$

と表される。

したがって、MOS差動対の差動出力電流ΔI_Dが線形になる条件は、(13 a)式において√内が定数となることである。すなわち、適応バイアス差動対のテール電流の条件は、

【数5】

$$I_{SS} = I_0 + \frac{1}{2}\beta V_1^2$$
 ...(14)

と求められる。

したがって、入力電圧の2乗特性を持つテール電流で駆動して差動対のトランスコンダクタンスを完全に補償することができる。このように、トランスコンダクタンスが線形となるようにダイナミックな電流で差動対を駆動するやり方を「適応バイアス(adaptive-biasing)」と呼び、こうして得られる線形なトランスコンダクタンスを持つ差動対を適応バイアス差動対(adaptive-biasingdifferentialpair)と呼んでいる。

図19に、クァドリテールセルを2乗回路に用いてテール電流を供給する適応 バイアス差動対の具体的回路を示す。

図19に示すクァドリテールセルの一方の出力電流 I_L は、

$$I_{L} = I_{D3} + I_{D4} \qquad (15a)$$

【数 6】

$$\begin{cases}
I_{L} = \frac{I_{0}}{4} - \frac{\beta V_{i}^{2}}{4} & (|V_{i}| \leq \sqrt{\frac{2I_{0}}{3\beta}}) & \dots \\
I_{L} = \frac{2}{3} - I_{0} \frac{\beta V_{i}^{2} + 2\beta |V_{i}| \sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})}}{18} & (\sqrt{\frac{2I_{0}}{3\beta}} \leq |V_{i}| \leq 2\sqrt{\frac{I_{0}}{\beta}}) \\
I_{L} = 0 & (|V_{i}| \geq 2\sqrt{\frac{I_{0}}{\beta}})) & \dots \\
\end{cases} \dots (15a)$$

と求められ、2乗電流が得られる。

[0012]

MOS差動対をクァドリテールセルの出力電流で駆動してバイアスを適応化するには、テール電流を、

 $I_{SS}=2I_{O}-2I_{L}$ ・・・(16) に設定すれば、 $|V_{i}|\leq\sqrt{\{(2I_{O})/(3\beta)\}}$ の入力範囲にわたり、トランスコンダクタンスは、一定値 $g_{m}=\sqrt{\{(2I_{O})/\beta\}}$ をとる。

[0013]

次に、クァドリテールセルを用いた適応バイアス差動対の差動出力電流 Δ I ($= I_{D1} - I_{D2}$)は、 Δ I = I D 1 - I D 2

【数7】

$$\Delta I = \sqrt{\frac{2I_0}{\beta}} V_i \qquad \langle |V_i| \le \sqrt{\frac{2I_0}{3\beta}} \rangle \qquad \dots (17a)$$

$$\Delta I = \frac{\beta V_i}{3} \sqrt{12 \frac{I_0}{\beta} - 7 V_i^2 + 4 |V_i| \sqrt{2(\frac{6I_0}{\beta} - V_i^2)}}$$

$$(\sqrt{\frac{2I_0}{3\beta}} \le |V_i| \le \sqrt{(1 + \frac{1}{\sqrt{2}}) \frac{I_0}{\beta}}) \qquad \dots (17b)$$

$$\Delta I = \frac{\beta V_i^2 + 6I_0 + 2\beta |V_i| \sqrt{2(\frac{6I_0}{\beta} - V_i^2)}}{9}$$

$$(\sqrt{(1 + \frac{1}{\sqrt{2}}) \frac{I_0}{\beta}} \le |V_i| \le 2\sqrt{\frac{I_0}{\beta}}) \qquad \dots (17c)$$

$$\Delta I = 2I_0 \operatorname{sgn}(V_i) \qquad \langle |V_i| \ge \sqrt{\frac{I_0}{\beta}} \rangle \qquad \dots (17d)$$

[0014]

トランスコンダクタンスは、(17a)~(17d)式を入力電圧 V_i で微分すれば求められる。

【数8】

$$\frac{d(\Delta I)}{dV_{i}} = \sqrt{\frac{2I_{0}}{\beta}} \qquad \langle |V_{i}| \leq \sqrt{\frac{2I_{0}}{3\beta}} \rangle \qquad \dots (18a)$$

$$\frac{d(\Delta I)}{dV_{i}} = \frac{\beta}{3} \sqrt{12 \frac{I_{0}}{\beta} - 7V_{i}^{2} + 4|V_{i}|} \sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})}$$

$$+ \frac{\beta}{3} V_{i} (-7V_{i} + 2 \operatorname{sgn}(V_{i}) \sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})} - \frac{4\beta |V_{i}| V_{i}}{\sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})}}$$

$$\frac{1}{\sqrt{\frac{12I_{0}}{\beta} - 7V_{i}^{2} + 4|V_{i}|} \sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})}$$

$$(\sqrt{\frac{2I_{0}}{3\beta}} \leq |V_{i}| \leq \sqrt{(1 + \frac{1}{\sqrt{2}})\frac{I_{0}}{\beta}}) \qquad \dots (18b)$$

$$\frac{d(\Delta I)}{dV_{i}} = \frac{2\beta}{9} |V_{i} + \operatorname{sgn}(V_{i}) \sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})} - \frac{4\beta |V_{i}| V_{i}}{\sqrt{2(\frac{6I_{0}}{\beta} - V_{i}^{2})}}$$

$$(\sqrt{(1 + \frac{1}{\sqrt{2}})\frac{I_{0}}{\beta}} \leq |V_{i}| \leq \sqrt{\frac{I_{0}}{\beta}}) \qquad \dots (18c)$$

$$\frac{d(\Delta I)}{dV_{i}} = 0 \qquad \langle |V_{i}| \geq 2\sqrt{\frac{I_{0}}{\beta}}\rangle \qquad \dots (18d)$$

適応バイアス差動対のトランスコンダクタンス特性は、入力電圧範囲 | Vi | $\leq \sqrt{\{(2I_0)/(3\beta)\}}$ で、一定値のトランスコンダクタンス $g_m = \sqrt{\{(2I_0)/\beta\}}$ をとり、平坦特性となる。

[0015]

【発明が解決しようとする課題】

しかしながら、以上説明した従来の電圧加算回路は、減算機能と加算機能との 両方の機能を備えているが、加算機能と比較すると減算機能の線形性が劣ってい た。

[0016]

また、この減算機能と加算機能との両方の機能を実現するための線形トランスコンダクタンスアンプにおける線形動作する入力電圧範囲は、テール電流を供給する2乗回路の2乗特性となる入力電圧範囲に依存する。一方、MOS差動対の動作入力電圧範囲に渡って2乗特性となる入力電圧範囲を有する2乗回路の実現は困難である。したがって、広い線形入力電圧範囲を有する線形トランスコンダクタンスアンプを実現することが困難であった。

[0017]

【発明の目的】

アナログ信号処理においては、減算・加算機能は欠くことのできない必須のファンクションブロックである。特に、線形な減算・加算機能を持つMOS差動増幅回路の要求が一層高まってきている。そこで、本発明の目的は、LSIで実現しやすく、広い入力電圧範囲に渡り線形な減算・加算機能を持つMOS差動増幅回路を提供すること、及び、多少線形性に劣るが簡略化された回路構成で減算・加算機能を持つMOS差動増幅回路を提供することにある。

[0018]

また、この線形な減算・加算機能を持つMOS差動増幅回路は、線形なトランスコンダクタンスを持つ差動増幅回路で実現され、同様に、アナログ信号処理においては欠くことのできない必須のファンクションブロックである。特に、線形なトランスコンダクタンスを持つMOS差動増幅回路の要求が一層高まってきている。そこで、本発明のもう一つの目的は、LSIで実現しやすく、広い入力電圧範囲に渡り線形なトランスコンダクタンスを持つMOS差動増幅回路を提供することにある。

[0019]

【課題を解決するための手段】

請求項1記載の電圧減算・加算回路は、第1及び第2のトランジスタのゲート が入力対をドレインが減算出力対をソースが共通接続されて加算出力端子をそれ ぞれ形成し、前記第1及び第2のトランジスタに流れる電流の和が入力差動電圧 に比例して増加することを特徴とする。請求項1記載の電圧減算・加算回路は、 第1及び第2のトランジスタのゲートが入力対をドレインが減算出力対をソース が共通接続されて加算出力端子をそれぞれ形成し、定電流源で駆動されることを 特徴とする。

[0020]

請求項3記載のMOS差動増幅回路は、第1及び第2のトランジスタのソースが共通接続されて電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧と前記第1及び第2のトランジスタの共通ソース電圧との差電圧が一定電圧になるように、前記電流源の電流値が制御されることを特徴とする。請求項4記載のMOS差動増幅回路は、第1及び第2のトランジスタのソースが共通接続されて定電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧と前記第1及び第2のトランジスタの共通ソース電圧との差電圧が一定電圧になるように、前記定電流源に電流が流し込まれることを特徴とする。請求項3記載のMOS差動増幅回路は、第1及び第2のトランジスタのソースが共通接続されて定電流源で駆動されるMOS差動対からなる入力対を形成し、コモンモード電圧から前記第1及び第2のトランジスタの共通ソース電圧を減じた電圧に一定電圧が加算されてゲートに印加される第3及び第4のMOSトランジスタを負荷としたことを特徴とする。

[0021]

請求項6乃至9記載のMOS差動増幅回路は、相補型のMOS差動増幅回路すなわちCMOS差動増幅回路である。請求項6記載のMOS差動増幅回路は、第1及び第2のトランジスタのソースが共通接続されて第1の定電流源で駆動されるMOS差動対を形成し、第3、第4、第5及び第6のトランジスタがソースを共通接続されて共通の第2の定電流源で駆動されるMOSクァドリテールセルを形成する。そして、前記第5及び第6のトランジスタのゲートは前記第1及び第2のトランジスタの共通ソースに接続され、前記第5のトランジスタのドレインと前記第3のトランジスタのドレインとは共通接続されて一方の出力端子を形成し、前記第6のトランジスタのドレインとは共通接続されて他方の出力端子を形成し、前記第1及び第2のトランジスタの

ゲート並びに前記第3及び第4のトランジスタのゲートには入力電圧が直接又はレベルシフトされて印加され、前記第1及び第2のトランジスタの極性と前記第3、第4、第5及び第6のトランジスタの極性とが異なることを特徴とする。請求項7記載のMOS差動増幅回路は、請求項6記載のMOS差動増幅回路において、前記第1の定電流源の値と前記第1及び第2のトランジスタのトランスコンダクタンスパラメータとの比が、前記第2の定電流源の値と前記第3、第4、第5及び第6のトランジスタのトランスコンダクタンスパラメータとの比のおよそ半分であることを特徴とする。請求項8記載のMOS差動増幅回路は、互いに極性の異なる2つの請求項6記載のMOS差動増幅回路が並列接続されて入力対を形成することを特徴とする。請求項9記載のMOS差動増幅回路は、請求項6、7又は8に記載のMOS差動増幅回路において、前記第1及び第2の定電流源の少なくとも一方の電流値を可変することで当該MOS差動増幅回路のトランスコンダクタンスを可変することを特徴とする。

[0022]

次に、言葉を換えて、本発明の構成をもう一度説明する。本発明の線形な電圧 減算・加算回路は、第1及び第2のトランジスタのゲートが入力対を、ドレイン が減算出力対をそれそれ構成し、ソースが共通接続されて加算出力端子を構成し 、前記第1及び第2のトランジスタに流れる電流の和が入力差動電圧に比例して 増加する。又は、簡略化された電圧減算・加算回路は、第1及び第2のトランジ スタのゲートが入力対を、ドレインが減算出力対をそれそれ構成し、ソースが共 通接続されて加算出力端子を構成し定電流源で駆動される。

[0023]

また、本発明の線形なトランスコンダクタンスを持つCMOS差動増幅回路は、第1及び第2のトランジスタのソースが共通接続されて電流源で駆動されるMOS差動対が入力対を構成し、コモンモード電圧と前記第1、第2のトランジスタの共通ソース電圧の差電圧が一定電圧になるように、前記電流源の電流値が制御されるか、又は、第1及び第2のトランジスタのソースが共通接続されて定電流源で駆動されるMOS差動対が入力対を構成し、コモンモード電圧と前記第1、第2のトランジスタの共通ソース電圧の差電圧が一定電圧になるように、電流

が前記定電流源に流し込まれる。

[0024]

更に、本発明の線形なトランスコンダクタンスを持つMOS差動増幅回路は、MOS差動対と並列接続されるMOSクァドリテールセルとを備えており、MOS差動対とMOSクァドリテールセルとでは互いに極性の異なるトランジスタから構成される。

[0025]

次に、本発明の作用を説明する。MOS差動対の非線形性は、共通ソース電圧が入力電圧の増加とともに高くなることに起因する。したがって、MOS差動対において、共通ソース電圧と入力コモンモード電圧との差が一定となるようにテール電流を制御することで、入力電圧の2乗に比例する駆動電流が得られる。そのため、MOS差動対を駆動するテール電流が入力電圧の2乗に比例する電流となり、等価的に適応バイアス差動対が得られ、線形なトランスコンダクタンスを持つCMOS差動増幅回路を実現できる。このことにより、共通ソース電圧と入力コモンモード電圧との差が一定となるので電圧加算機能が得られ、また、差動出力電流が差動入力電圧に比例するので電圧減算機能が得られ、その結果、線形な電圧減算・加算回路を実現できる。

[0026]

【発明の実施の形態】

図1は、請求項1記載の線形な減算・加算機能を持つ電圧減算・加算回路の一般構成を示す回路図である。

[0027]

この回路は、テール電流 I_{SS} (= I_0 + β V_i 2 / 2) で駆動されるトランジスタM 1、M 2 からなるMO S 差動対で構成される。素子間の整合性は良いものとすると、トランジスタM 1、M 2 からなるMO S 差動対の差動出力電流 Δ I_0 (= I_{D1} - I_{D2}) は

【数9】

$$\begin{cases}
\Delta I_{D} = \beta V_{i} \sqrt{\frac{2I_{ss}}{\beta} - V_{i}^{2}} & \langle |V_{i}| \leq \sqrt{\frac{I_{ss}}{\beta}}) & \dots \\
\Delta I_{D} = I_{SS} \operatorname{sgn}(V_{i}) & \langle |V_{i}| \geq \sqrt{\frac{I_{ss}}{\beta}}) & \dots \\
\end{cases}$$
...(19a)

と表される。

[0028]

したがって、MOS差動対の差動出力電流 ΔI_D が線形になる条件は、(19a)式において $\sqrt{}$ 内が定数となることである。すなわち、MOS差動対が適応バイアス差動対となるためにテール電流に求められる条件は、

【数10】

$$I_{SS} = I_0 + \frac{1}{2} \beta V_i^2 \qquad (|V_i| \le \sqrt{\frac{2I_0}{\beta}})$$
 ...(20)

となる。ここでは、入力電圧範囲を制限しており、(14)式との違いになっている。しかし、MOS差動対のトランスコンダクタンスを補償するのであるから、MOS差動対の動作入力電圧範囲を超えては補償しきれないことを考えれば当然のことである。

[0029]

したがって、入力電圧の 2 乗特性を持つテール電流で駆動して差動対のトランスコンダクタンスを完全に補償することができる。この時に、差動出力電流 Δ I D (= I D 1 $^{-}$ I D 2) は、

【数11】

$$\Delta I_D = \sqrt{2\beta I_0} V_i \qquad \langle V_i | \leq \sqrt{\frac{2I_0}{\beta}} \rangle \qquad \cdots (21)$$

と求められる。すなわち、差動出力電流 Δ I を電圧変換することで線形な減算出力が得られる。

[0030]

一方、共通ソース電圧 V_S は次式を解いて求められる。

【数12】

$$I_{D1} = \beta \left(\frac{V_1 + V_2}{2} + \frac{V_i}{2} - V_S - V_{TH} \right)^2 \qquad \cdots (22)$$

$$I_{D2} = \beta \left(\frac{V_1 + V_2}{2} - \frac{V_i}{2} - V_S - V_{TH} \right)^2 \qquad \cdots (23)$$

$$I_{D1} + I_{D2} = I_{SS} = I_0 + \frac{1}{2}\beta V_i^2 \qquad \cdots (24)$$

(22) 式~(24) 式を解くと、

【数13】

$$V_{s} = \frac{V_{1} + V_{2}}{2} - \sqrt{\frac{I_{0}}{\beta}} - V_{TH} \qquad \cdots (25)$$

と求められ、加算電圧が得られる。

[0031]

共通ソース電圧 V_S には、一定電圧のオフセット電圧 $-\sqrt{(I_0/\beta)}-V_T$ が含まれている。そこで、図 2 に示すように、レベルシフトすることでオフセット電圧を取り除けるので、加算電圧(V_1+V_2)/2 が得られる。

[0032]

図3は、図2に示した電圧減算・加算回路を実現する具体例を示す回路図である。

[0033]

単位トランジスタに対するトランジスタサイズ比(ゲート幅W/ゲート長L))が K_1 であるトランジスタM1、M2からなり、定電流 I_{SS} (= I_0 /2) で駆動されるMOS差動対と、単位トランジスタM5、M6と単位トランジスタに対するトランジスタサイズ比が K_3 であるトランジスタM7のソースが共通接続されて定電流 I_0 で駆動されるトリプルテールセルとトランジスタM7のバイアス電圧を与えるトランジスタM8とそれを駆動する定電流 I_{SS} /2 (= I_0 /4) から構成されている。以下の回路解析により、 I_{SS} = I_0 /2が求められる、また、トランジスタM7は2分割することでM7A、M7Bと表すことが

できる。

[0034]

素子間の整合性は良いものとすると、単位トランジスタに対するトランジスタサイズ比が K_1 であるトランジスタM1、M2からなるMOS差動対の各出力電流は

【数14】

$$I_{D1} = \frac{1}{2} \{ I_0 + K_1 \beta V_i \sqrt{\frac{2 I_{SS}}{K_1 \beta} - V_i^2} \} \qquad (|V_i| \le \sqrt{\frac{I_{SS}}{K_1 \beta}}) \qquad \cdots (26a)$$

$$I_{D2} = \frac{1}{2} \{ I_0 - K_1 \beta V_i \sqrt{\frac{2I_{ss}}{K_1 \beta} - V_i^2} \} \qquad \langle V_i | \leq \sqrt{\frac{I_{ss}}{K_1 \beta}} \} \qquad \cdots (26b)$$

と表される。また、MOS差動対の各出力電流は、いずれも負荷となっている単位トランジスタに対するトランジスタサイズ比がK₂であるトランジスタM3、M4によって、ルート(平方根)圧縮されて電圧に変換される。ここで、差動出力電圧は次式に基づいて線形となる。

【数15】

$$b(\sqrt{a+\sqrt{2}x\sqrt{1-\frac{x^2}{2}}}-\sqrt{a-\sqrt{2}x\sqrt{1-\frac{x^2}{2}}})=b\sqrt{2}x$$

ただし、

【数16】

$$a = 1, b = \sqrt{I_{ss}/2}, x = V_i / \sqrt{a - \sqrt{2}x\sqrt{1 - \frac{x^2}{2}}}$$
 ...(27)

[0035]

したがって、

【数17】

$$\sqrt{I_{D1}} - \sqrt{I_{D2}} = \sqrt{K_1 \beta} V_i \qquad \langle V_i | \leq \sqrt{\frac{I_{SS}}{K_1 \beta}} \rangle \qquad \cdots (28)$$

となる。すなわち、 $\sqrt{\ I}_{\ D\ 1}$ $-\sqrt{\ I}_{\ D\ 2}$ の項は線形となって、MOS差動対は線形項:

【数18】

$$\sqrt{K_1\beta}V_i(-\sqrt{I_{D1}}-\sqrt{I_{D2}})$$

と非線形項:

【数19】

$$\sqrt{I_{D1}} + \sqrt{I_{D2}} = \sqrt{K_1 \beta} \sqrt{\frac{2I_{SS}}{K_1 \beta} - V_1^2} \qquad \langle V_1 | \leq \sqrt{\frac{I_{SS}}{K_1 \beta}} \rangle \qquad \cdots (29)$$

を有している。

[0036]

なぜなら、MOS差動対の差動出力電流は

【数20】

$$\Delta I_{D} = I_{D1} - I_{D2} = (\sqrt{I_{D1}} - \sqrt{I_{D2}})(\sqrt{I_{D1}} + \sqrt{I_{D2}})$$

$$= K_{1} \beta V_{i} \sqrt{\frac{2I_{SS}}{K_{1} \beta}} - V_{i}^{2} \qquad \langle |V_{i}|| \leq \sqrt{\frac{I_{SS}}{K_{1} \beta}}) \qquad \cdots (30)$$

と表され、この非線形項:

【数21】

$$\sqrt{K_1 \beta} \sqrt{2 I_{ss} / (K_1 \beta) - V_t^2} (= \sqrt{I_{D1}} + \sqrt{I_{D2}})$$

は、MOS差動対の共通ソース電圧に起因し、この共通ソース電圧 V_{S1} は【数22】

$$V_{S1} = V_{CM1} - V_{TH} - \frac{1}{2} \sqrt{\frac{2I_{SS}}{K_1 \beta} - V_i^2} \qquad \cdots (31)$$

と表される。

[0037]

ここで、 V_{CM1} は入力電圧のコモンモード電圧である。MOS差動対の非線

形動作は、入力電圧とともに共通ソース電圧が変動することに起因している。したがって、もし、MOS差動対の共通ソース電圧を一定電圧に固定できるならば、MOS差動対は線形動作する。

[0038]

トランジスタを負荷とするMOS差動対のそれぞれの出力電圧は 【数23】

$$V_{O1} = V_{B} - V_{TH} - \sqrt{\frac{I_{D1}}{K_{2}\beta}} \qquad |V_{i}| \le \sqrt{\frac{I_{SS}}{K_{1}\beta}} \qquad \cdots (32)$$

$$V_{O2} = V_{B} - V_{TH} - \sqrt{\frac{I_{D2}}{K_{2}\beta}} \qquad |V_{i}| \le \sqrt{\frac{I_{SS}}{K_{1}\beta}} \qquad \cdots (33)$$

と表される。ここで、 V_R は負荷トランジスタのゲートバイアス電圧である。

差動出力電圧は、

【数24】

$$V_{o1} - V_{o2} = -\sqrt{\frac{K_1}{K_2}} V_i \qquad |V_i| \le \sqrt{\frac{I_{ss}}{K_1 \beta}}$$
 ...(34)

となる。ここで、K2/K1が1より大きいならばトランジスタを負荷とするMOS差動対は逆相の減衰器となり、K2/K1が1より小さいならばトランジスタを負荷とするMOS差動対は逆相の増幅器となる。(34)式で示したように、トランジスタを負荷とするMOS差動対は差動出力電圧をとれば線形となる。

図4は、こうしたトランジスタを負荷とするMOS差動対の出力電圧を示す特性図である。

[0041]

出力電圧のコモンモード電圧は

【数25】

$$V_{CM2} = \frac{V_{o1} + V_{o2}}{2} = V_{B} - V_{TH} - \sqrt{\frac{I_{D1}}{K_{2}\beta}} - \sqrt{\frac{I_{D2}}{K_{2}\beta}}$$

$$= V_{B} - V_{TH} - \frac{1}{2} \sqrt{\frac{K_{1}}{K_{2}}} \sqrt{\frac{2I_{SS}}{K_{1}\beta} - V_{1}^{2}}$$

$$= V_{B} - V_{TH} - \sqrt{\frac{K_{1}}{K_{2}}} (V_{CM1} - V_{TH} - V_{S1}) \qquad (|V_{I}| \le \sqrt{\frac{I_{SS}}{K_{1}\beta}}) \qquad \cdots (35)$$

となる。トランジスタを負荷とするMOS差動対の差動出力電圧のコモンモード電圧は、共通ソース電圧 $V_{S,1}$ を用いて表される。

[0042]

次に、単位トランジスタM 5、M 6 と単位トランジスタに対するトランジスタサイズ比が K_3 であるトランジスタM 7、M 8 のソースが共通接続されて定電流 I_0 で駆動されるMOSクァドリテールセルについては、トランジスタM 5、M 6 のゲート間に電圧 Δ V が印加され、トランジスタM 7 とM 8 の共通ゲートと入力コモンモード電圧(V_{CM3})間に電圧 V_{CM3} が印加されるとすると、各トランジスタのドレイン電流は、

$$I_{D5} = \beta \{V_{CM3} + (1/2) \Delta V - V_{S2} - V_{TH}\}^2 \cdots$$
 (36)

$$I_{D6} = \beta \{V_{CM3} - (1/2) \Delta V - V_{S2} - V_{TH}\}^{2} \cdots (37)$$

$$I_{D7} = I_{D8} = K_3 \beta (V_{CM3} + V_C - V_{S2} - V_{TH})^2 \cdot \cdot \cdot (38)$$

と表される。ここで、 V_{S2} はMOSクァドリテールセルの共通ソース電圧である。

[0043]

また、テール電流の条件から、

(36) 式から(38) 式までを(39) 式に代入して、($V_{CM3} - V_{S2}$

- V _{T H})について解くと、 【数 2 6】

$$V_{CM3}^{-}V_{S2}^{-}V_{TH} = \frac{-K_3V_c + \sqrt{(K_3 + 1)\frac{I_0}{2\beta} - \frac{K_3 + 1}{4}(\Delta V)^2 - K_3V_c^2}}{K_3 + 1} \cdots (40)$$

と求められる。

[0044]

MOSクァドリテールセルの差動出力電流は、木村克治著「トランジスタを負荷に持つMOS差動対とクァドリテールセルから構成されNチャネル単位トランジスタのみからなるチューニング可能なMOS線形トランスコンダクタンスアンプと高精度2乗回路の実現方法」(CAS98-41)電子情報通信学会 回路とシステム研究会技術報告、PP.17-24、1998年7月の[付録2]にその求め方が記載されているように、

$$\Delta I = I_{D5} - I_{D6} = 2 \beta (\Delta V) (V_{CM3} - V_{S2} - V_{TH})$$
[$\Delta I = I_{D5} - I_{D6} = 2 \beta (\Delta V)$

$$-\frac{-2K_{3}\beta(\Delta V)V_{c}+2\beta(\Delta V)\sqrt{(K_{3}+1)\frac{I_{0}}{2\beta}-\frac{K_{3}+1}{4}(\Delta V)^{2}-K_{3}V_{c}^{2}}}{K_{3}+1}$$

$$(|\Delta V| \leq \min\{\sqrt{\frac{2I_{0}}{\beta}-4V_{c}^{2}}, \frac{-K_{3}V_{c}+2\sqrt{(K_{3}+1)\frac{I_{0}}{\beta}-2K_{3}V_{c}^{2}}}{K_{3}+2}\}) \qquad \cdots (41)$$

と表される。

[0045]

(41)式より、MOSクァドリテールセルが線形動作するための条件は 【数28】

$$-K_3V_c + \sqrt{(K_3+1)\frac{I_0}{2\beta} - \frac{K_3+1}{4}(\Delta V)^2 - K_3V_c^2} = c(\text{constant}) \qquad \cdots (42)$$

となる。このときに、差動出力電流は【数29】

$$\Delta I = \frac{2c\beta}{K_3 + 1} (\Delta V) \tag{43}$$

となる。

[0046]

また、制御電圧VCは次式のように得られる。

【数30】

$$V_{c} = \frac{-K_{3}c + \sqrt{K_{3}(K_{3}+1)^{2} \frac{I_{0}}{2\beta} - \frac{K_{3}(K_{3}+1)^{2}}{4} (\Delta V)^{2} - K_{3}c^{2}}}{K_{3}(K_{3}+1)}$$
(44)

例えば、 $C^2 = (K_3 + 1)^2 I_0 / (4\beta)$ のときに、制御電圧VCは【数 31】

$$V_c = -\frac{1}{2} \sqrt{\frac{I_0}{\beta}} + \sqrt{\frac{I_0}{K_3 \beta} - \frac{1}{K_3} (\Delta V)^2}$$
 ...(45)

となる。

[0047]

図 3 に示すように、トランジスタを負荷とするMOS 差動対とMOS クァドリテールセルを縦属接続すると、線形トランスコンダクタンスアンプが実現できる。トランジスタM 5、M 6、M 7 の各ゲート電圧は、 V_{O1} 、 V_{O2} 、(V_{CM} 2 + V_{C})となる。もし、(V_{CM2} + V_{C})が一定値となるならば、制御電圧 V_{C} を発生させるゲートバイアス回路は非常に簡略化できる。ただし、ここで $\Delta V = V_{O1} - V_{O2}$ 、 $V_{CM3} = V_{CM2}$ である。(V_{CM2} + V_{C})の値は

【数32】

$$V_{CM2} + V_{C} = V_{B} - V_{TH} - \frac{1}{2} \sqrt{\frac{K_{1}}{K_{2}}} \sqrt{\frac{2I_{SS}}{K_{1}\beta}} - V_{1}^{2}$$

$$+ \frac{-K_{3}c + \sqrt{K_{3}(K_{3}+1)^{2} \frac{I_{0}}{2\beta}} - \frac{K_{3}(K_{3}+1)^{2}}{4} (\Delta V)^{2} - K_{3}c^{2}}{K_{3}(K_{3}+1)}$$

$$= d(constant) \qquad ...(46)$$

と表される。

[0048]

したがって、線形動作するための必要条件は、入力電圧 V_i の関数となっている項が零となることであり、

【数33】

$$V_{CM2} + V_{C} - V_{B} - V_{TH} - \frac{c}{K_{3} + 1} = d \text{ (constant)}$$
 ...(47)

となる。(46)式と(47)式が等しくなる条件より

$$K_3 = 1 \cdots (4.8)$$

と

【数34】

$$\frac{I_0}{\beta} = \frac{I_{SS}}{K_0\beta} + \frac{c^2}{2} \qquad \cdots (49)$$

が求められる。

[0049]

また、(46)式で $V_i = 0$ とおくと $V_C = 0$ の場合にも(47)式を満たし

【数35】

$$d = V_B - V_{TH} - \sqrt{\frac{I_{SS}}{2K_2\beta}} \qquad \cdots (50)$$

が求められ、

【数36】

$$c = 4\sqrt{\frac{I_{ss}}{2K_2\beta}} = 2\sqrt{\frac{2I_{ss}}{K_2\beta}} \qquad \cdots (51)$$

求められる。

また、(51)式を(49)式に代入すると、

【数37】

$$I_0 = 2\frac{I_{SS}}{K_2} \qquad \cdots (52)$$

と求められる。

[0050]

 $V_{01} - V_{02} = \Delta V$ と置いた場合に、こうして得られるクァドリテールセルを構成する各トランジスタのドレイン電流を図 5 に示す。

[0051]

トランジスタM 5 とトランジスタM 6 のそれぞれのドレイン電流はいずれも 2 乗則電流となっている。したがって、差動出力電流は線形となり、MO S 線形トランスコンダクタンスアンプとなっている。また、ドレイン電流 I_{D5} と I_{D7} 、ドレイン電流 I_{D6} と I_{D8} を加算するといずれも直線になっているから、それぞれのドレイン電流は

【数38】

$$I_{D5} = \frac{\beta}{4} \left(\Delta V - \sqrt{\frac{I_0}{\beta}} \right)^2 \qquad (|\Delta V| \le \sqrt{\frac{I_0}{2\beta}}) \qquad \cdots (53)$$

$$I_{D6} = \frac{\beta}{4} \left(\Delta V + \sqrt{\frac{I_0}{\beta}} \right)^2 \qquad (|\Delta V| \le \sqrt{\frac{I_0}{2\beta}}) \qquad \dots (54)$$

$$I_{D7} = I_{D8} = \frac{1}{4} \{ I_0 + \beta (\Delta V)^2 \} \qquad (|\Delta V| \le \sqrt{\frac{I_0}{2\beta}}) \qquad \cdots (55)$$

と求められる。したがって、クァドリテールセルの差動対を構成している 2 つの トランジスタの実効的なテール電流は 【数39】

$$I_{D5} + I_{D6} - \frac{1}{2} \{ I_0 + \beta (\Delta V)^2 \} \qquad (\Delta V) \leq \sqrt{\frac{I_0}{2\beta}}$$
 ...(56)

となっている。

[0052]

回路を最も簡略化できるのは $K_1=1$, $K_2=1$, $K_3=1$, $I_{SS}=I_0$ の 場合であり、この時に定数 c の値は

【数40】

$$c = 2\sqrt{\frac{I_0}{\beta}} \qquad \cdots (57)$$

となる。また、このときに、

【数41】

$$d = V_{CM2} + V_C = V_B - V_{TH} - 2\sqrt{\frac{I_0}{\beta}} \qquad \cdots (58)$$

$$V_c = \frac{1}{2} \left\{ -\sqrt{\frac{I_0}{\beta}} + \sqrt{\frac{I_0}{\beta} - (\Delta V)^2} \right\}$$
 ...(59)

となっている。

[0053]

図3に示す線形トランスコンダクタンスアンプの差動出力電流は【数42】

$$\Delta I = I_{D5} - I_{D6} = -\sqrt{\beta I_0} V_i \qquad |V_i| \le \sqrt{\frac{I_0}{2\beta}}$$
 ...(60)

となり、動作範囲 $|Vi| \leq \sqrt{(I_0/\beta)}$ は、トランジスタを負荷とするMO S 差動対の動作範囲と等しくなる。

トランスコンダクタンスは

【数43】

$$\frac{d(\Delta V)}{dV_{i}} = -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

$$= -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

$$= -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

$$= -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

$$= -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

$$= -\sqrt{\beta I_{0}} \qquad \left| V_{i} \right| \le \sqrt{\frac{I_{0}}{2\beta}}$$

[0054]

一方、共通ソース電圧 $V_{S,2}$ は(39)式より、

【数44】

$$V_{s2} = \frac{V_1 + V_2}{2} - V_{\tau H} - \frac{1}{2} \sqrt{\frac{I_0}{\beta}} \qquad \cdots (62)$$

と求められ、加算電圧が得られる。共通ソース電圧 V_{S2} には、一定電圧のオフセット電圧 $-V_{TH}$ $-(1/2)\sqrt{(I_0/\beta)}$ が含まれている。これに対しては、図 6 に示すように、定電流 I_0 で駆動されたダイオード接続された単位トランジスタを介してレベルシフトすることでオフセット電圧を取り除くことにより、加算電圧 (V_1+V_2) /2 が得られる。

[0055]

以上説明した電圧減算・加算回路からは線形な減算出力と加算出力が得られるが、多少線形性が犠牲になっても回路規模が小さい簡略化された電圧減算・加算回路でも良い場合がある。図7に請求項2に記載された電圧減算・加算回路を示す。

[0056]

この回路にはレベルシフト回路が付加されており、電圧減算回路としては(19)式に示したように、通常のMOS差動対の線形性を持った出力電圧が得られ、電圧加算回路としては(31)式から、図4にV_{CM2}で示したように、通常のMOS差動対の線形性と同等の線形性を持った出力電圧が得られる。この時の電圧加算回路の出力電圧は

【数45】

$$V_0 = \frac{V_1 + V_2}{2} + \frac{1}{2} \sqrt{\frac{I_0}{\beta}} - \frac{1}{2} \sqrt{\frac{I_0}{\beta} - V_1^2} \qquad \cdots (63)$$

となる。(63)式から、差動入力電圧 \mid V $_{i}$ \mid が小さい場合には、【数46】

$$V_0 = \frac{V_1 + V_2}{2} \qquad \cdots (64)$$

と近似できる。

また、(63)式に示され、図 $_{
m CM2}$ で示したように、電圧加算回路の 出力電圧は差動入力電圧 $|V_i|$ が大きくなるのにしたがって値が大きくなる。

[0057]

次に、電圧加算回路と電圧減算回路を実現するために、トランスコンダクタンスが線形となるMOS差動対の構成方法について説明する。図8は、請求項3のMOS差動増幅回路である。

[0058]

トランジスタM1、M2のトランスコンダクタンスパラメータを β とおくと、MOS差動対の共通ソース電圧 V_S 、は

【数47】

$$V_{s}^{'} = V_{CM} - V_{TH} - \frac{1}{2} \sqrt{\frac{2I_{0}}{\beta} - V_{i}^{2}} \qquad (|V_{i}| \le \sqrt{\frac{I_{0}}{\beta}}) \qquad \cdots (65)$$

と表される。ここで、 V_{CM} は入力電圧のコモンモード電圧であり、次式で表される。

【数48】

$$V_{CM} = \frac{V_1 + V_2}{2} \qquad \cdots (66)$$

ただし、V1、V2はそれぞれトランジスタM1、M2のゲート電圧である。 【0059】

ここで、 $V1-V2=V_i$ である。したがって、MOS差動対の共通ソース電 EVS'は、差動入力電 EV_i が増加するのに従って、高くなっていく。このように、MOS差動対の共通ソース電 EV_S 'が、差動入力電 EV_i に応じて変化するためにMOS差動対は線形動作しなくなっている。すなわち、共通ソース電 EV_S 'がコモンモード電 EV_{CM} に対して一定電圧となればMOS差動対は線

形動作する。ここで、差動入力電圧 V_i が増加するのに従って、テール電流 I 0 を大きくすれば、トランジスタM I 、M I のゲート・ソース間電圧が大きくなるから、共通ソース電圧I の差動入力電圧I の増加による電圧上昇分を相殺でき、共通ソース電圧I をコモンモード電圧I に対して一定電圧とすることができる。このように、OPアンプAとトランジスタM I 、M I は負帰還ループを構成し、共通ソース電圧がコモンモード電圧I に対して一定となるように動作するから、MOS差動対は線形動作する。

[0060]

以上のように、共通ソース電圧 V_S 'がコモンモード電圧 V_{CM} に対して一定電圧となるようにMOS差動対を駆動するテール電流を、差動入力電圧 V_i に応じて変化させることでMOS差動対は線形動作することになる。

[0061]

この場合に、MOS 差動対の共通ソース電圧 V_S は

【数49】

$$V_s = V_{CM} - V_{TH} - \sqrt{\frac{I_0}{2\beta}}$$
 ...(67)

と表される。

この場合に、MOS差動対を駆動するテール電流 I _{SS}は 【数 50】

$$I_{SS} = I_{DS} = I_{D1} + I_{D2} = I_0 + \frac{1}{2} \beta V_i^2$$
 ...(68)

となる。したがって、適応バイアス差動対が実現でき、線形なトランスコンダクタンスを持つCMOS差動増幅回路を実現できる。また、線形動作入力電圧範囲は、テール電流 I S S が制限を受けない限り、理論的には無限大となる。

[0062]

図8に示す線形トランスコンダクタンスアンプの差動出力電流は【数51】

$$\Delta I = I_{DS} - I_{DG} = -\sqrt{\beta} I_{0} V_{1} \qquad \cdots (69)$$

となる。

また、トランスコンダクタンスは

【数52】

$$\frac{d(\Delta V)}{dV} = -\sqrt{\beta I_0} \qquad \cdots (70)$$

となる。

[0063]

例えば、コモンモード電圧 V_{CM} を得る回路としては、図9に示す電圧加算回路が知られている。又は、入力インピーダンスが低下することが問題とならない場合には2本の直列抵抗の中点からコモンモード電圧 V_{CM} が得られる。

[0064]

また、図10に示すように、共通ソース電圧をレベルシフトしても良い。差動入力電圧 V_i が一定電圧のコモンモード電圧 V_{CM} を中心として $\pm V_i$ が印加される場合には、図9に示すような電圧加算回路が不要となる。

[0065]

次に、図11は、請求項4のMOS差動増幅回路である。

[0066]

適応バイアス差動対は、MOS差動対を構成するトランジスタM1、M2に流れる電流和が(68)式に示されるように、2乗電流となれば良いのであるから、図11に示すように、定電流源 I_B にトランジスタM3のドレイン電流 I_{D3} を流し込んでも良い。OPアンプAとトランジスタM3は負帰還ループを構成し、共通ソース電圧がコモンモード電圧VCMに対して一定となるように動作するから、トランジスタM1、M2に流れる電流和は、

【数53】

$$I_B - I_{D3} - I_{D1} + I_{D2} - I_0 + \frac{1}{2}\beta V_i^2 \qquad (|V_i| \le \sqrt{\frac{I_B}{\beta}})$$
 ...(70)

となり、同様に適応バイアス差動対が実現でき、線形なトランスコンダクタンス を持つCMOS差動増幅回路を実現できる。また、線形動作入力電圧範囲は、定 電流源IRにより制約される。

[0067]

更に、具体的な実現回路例を追加して示す。図12は、請求項5のトランジスタを負荷とするMOS差動増幅回路である。

[0068]

トランジスタM1、M2、M3、M4を全て等しいトランジスタサイズであるとし、トランスコンダクタンスパラメータを β とおくと、M0 S差動対の共通ソース電圧 $V_{S,1}$ は

【数54】

$$V_{si} = V_{LS} + V_{TH} - \frac{1}{2} \sqrt{\frac{2I_0}{\beta} - V_i^2} \qquad |V_i| \le \sqrt{\frac{I_0}{\beta}}$$
 \tag{-71}

と表される。ここで、 V_{CM1} は入力電圧のコモンモード電圧であり、次式で表される。

【数55】

$$V_{CM1} = \frac{V_1 + V_2}{2} \qquad \cdots (72)$$

ただし、V1、V2はそれぞれトランジスタM1、M2のゲート電圧である。また、 $V1-V2=V_I$ である。したがって、ユニティゲインの増幅器で、コモンモード電圧 V_{CM1} から共通ソース電圧 V_{S1} を減算して電圧 V_{LS} だけレベルシフトした電圧 V_{B} はトランジスタM3、M4の共通ゲート電圧となる。

$$V_B = V_{CM1} - V_{S1} + V_{LS}$$
(\&\delta 5 6)

$$= V_{LS} + V_{TH} + \frac{1}{2} \sqrt{\frac{2I_0}{\beta} - V_i^2} \qquad \cdots (73)$$

[0069]

したがって、

【数57】

$$V_{ol} = V_B - V_{TH} = \sqrt{\frac{I_{Dl}}{\beta}}$$

$$-V_{LS} + \frac{1}{2} \sqrt{\frac{2I_0}{\beta} - V_i^2} - \sqrt{\frac{1}{2} (\frac{I_0}{2} + \sqrt{\frac{2I_0}{\beta} - V_i^2})} \qquad (|V_i| \le \sqrt{\frac{I_0}{\beta}}) \qquad \cdots (74a)$$

$$V_{o2} = V_B - V_{TH} = \sqrt{\frac{I_{D2}}{\beta}}$$

$$-V_{LS} + \frac{1}{2} \sqrt{\frac{2I_0}{\beta} - V_i^2} - \sqrt{\frac{1}{2} (\frac{I_0}{2} - \sqrt{\frac{2I_0}{\beta} - V_i^2})} \qquad (|V_i| \le \sqrt{\frac{I_0}{\beta}}) \qquad \cdots (74b)$$

と求められる。

[0070]

ここで、(27)式の恒等式により、

【数58】

$$\sqrt{\frac{I_0}{2} + \sqrt{\frac{2I_0}{\beta} - V_i^2}} - \sqrt{\frac{I_0}{2} - \sqrt{\frac{2I_0}{\beta} - V_i^2}} - \sqrt{2}V_i \qquad \cdots (75a)$$

また、(29)式の恒等式により、

【数59】

$$\sqrt{\frac{I_0}{2} + \sqrt{\frac{2I_0}{\beta} - V_i^2}} + \sqrt{\frac{I_0}{2} - \sqrt{\frac{2I_0}{\beta} - V_i^2}} = \sqrt{2}\sqrt{\frac{2I_0}{\beta} - V_i^2} \qquad \cdots (75b)$$

と求められる。

[0071]

したがって、

【数60】

$$V_{o1} = V_{LS} - \frac{V_{i}}{2}$$
 ...(76a)
$$V_{o2} = V_{LS} + \frac{V_{i}}{2}$$
 ...(76b)

と求められ、出力電圧 V_{O1} 、 V_{O2} は直流電圧 V_{LS} を動作点として線形動作し、逆相差動増幅回路が得られる。また、入力電圧のコモンモード電圧を得る具体的な回路例としては、図9に示した加算回路がそのまま使える。

次に、共通ソース電圧の逆相電圧を得る他の方法としては、PチャネルトランジスタからなるMOS差動対を用いるやり方がある。図13にその実現回路例を示す。

[0073]

Pチャネルトランジスタのトランスコンダクタンスパラメータをβ P (=μ P (C O X / 2)(W / L))、N チャネルトランジスタのトランスコンダクタンスパラメータをβ N (=μ N (C O X / 2)(W / L))とすると、PチャネルトランジスタからなるM O S 差動対の共通ソース電圧 V S 1 P U

【数61】

$$V_{SIP} = V_{CM1} + |V_{THP}| + \frac{1}{2} \sqrt{\frac{2I_0}{\beta_P} - V_i^2} \qquad |V_i| \le \sqrt{\frac{I_0}{\beta_P}} \qquad \cdots (77)$$

と表される。

[0074]

したがって、ユニティゲインの増幅器で、共通ソース電圧 V_{S1} からコモンモード電圧 V_{CM1} を減算して電圧 V_{LS} だけレベルシフトした電圧 V_{B} はトランジスタM3、M4の共通ゲート電圧となる。

$$V_B = V_{S1P} - V_{CM1} + V_{LS}$$

【数 6 2】

$$= |V_{THP}| + \frac{1}{2} = |V_{THP}| + \frac{1}{2} \sqrt{\frac{2I_0}{\hat{\beta}_p} - V_i^2} \qquad \cdots (78)$$

[0075]

したがって、

【数63】

$$V_{O1} = V_{B} - V_{THN} - \sqrt{\frac{I_{D1}}{\beta_{N}}}$$

$$= V_{LS} + |V_{THN}| - V_{THN} + \frac{1}{2} \sqrt{\frac{2I_{0}}{\beta_{P}} - V_{i}^{2}} - \sqrt{\frac{1}{2} (\frac{I_{0}}{2} + \sqrt{\frac{2I_{0}}{\beta_{N}} - V_{i}^{2}})} \quad \dots (79a)$$

$$V_{o2} = V_{LS} - V_{THN} - \sqrt{\frac{I_{D2}}{\beta_{N}}}$$

$$= V_{LS} + |V_{THN}| - V_{THN} + \frac{1}{2} \sqrt{\frac{2I_{0}}{\beta_{P}} - V_{i}^{2}} - \sqrt{\frac{1}{2} (\frac{I_{0}}{2} - \sqrt{\frac{2I_{0}}{\beta_{N}} - V_{i}^{2}})} \quad \dots (79b)$$

となる。

ZZC, $\beta N = \beta P \alpha \beta i$

【数64】

$$V_{O1} = V_B + |V_{THN}| - V_{THN} - \frac{V_i}{2}$$
 ...(80a)
 $V_{O2} = V_B + |V_{THN}| - V_{THN} + \frac{V_i}{2}$...(80b)

と求められ、出力電圧 $V_{O\,1}$ 、 $V_{O\,2}$ は直流電圧 $V_{L\,S}$ + $|V_{T\,H\,P}|$ - $V_{T\,H}$ Nを動作点として線形動作し、逆相差動増幅回路が得られる。

以上説明したMOS差動増幅回路においては、減算器としてのユニティゲインの増幅器が必要である。ユニティゲインの増幅器を不要にするためには、MOS 差動増幅回路の電流出力を線形にすれば良い。図14はユニティゲインの増幅器

を不要にしたMOS差動増幅回路である。 ・ *

[0077]

定電流源 $2 I_0$ により駆動される P チャネルトランジスタM 1 、M 2 からなる M O S 差動対の共通ソース電圧 $V_{S 1}$ は

【数65】

$$V_{B} = V_{CM1} + |V_{THP}| + \sqrt{\frac{4I_{0}}{\beta_{p}} - V_{i}^{2}} \qquad |V_{i}| \leq \sqrt{\frac{2I_{0}}{\beta_{p}}}) \qquad \cdots (81)$$

と表される。

PチャネルトランジスタM7、M8はソースフォロワトランジスタであり、定電流源 I_0 により電圧 V_F だけレベルシフトされる。ただし、

【数66】

$$V_F = \sqrt{\frac{I_0}{\beta_B}} + |V_{THP}| \qquad \cdots (82)$$

である。

[0078]

また、定電流源 $4~I_0$ により駆動されるNチャネルトランジスタM3、M4、M5、M6からなるクァドリテールセルにおいては、トランジスタM3、M4のそれぞれのゲートにはいずれも電圧 V_F だけレベルシフトされて入力電圧 V_1 、 V_2 が印加され、トランジスタM5、M6の共通ゲートには直接共通ソース電圧 $V_{S,1}$ が印加される。したがって、

$$I_{D3} = \beta_{N} (V_{1} + V_{F} - V_{S2} - V_{THN})^{2} \cdot \cdot \cdot (83)$$

$$I_{D4} = \beta_{N} (V_{2} + V_{F} - V_{S2} - V_{THN})^{2} \cdot \cdot \cdot (84)$$

$$I_{D5} = I_{D6} = \beta_{N} (V_{S1} - V_{S2} - V_{THN})^{2} \cdot \cdot \cdot (85)$$
である。

ただし、

$$I_{D3} + I_{D4} + I_{D5} + I_{D6} = 4I_{0}$$
 · · · (86)
 c_{b5}

[0079]

したがって、差動出力電流 Δ I は

$$\Delta I = (I_{D3} + I_{D5}) - (I_{D4} + I_{D6}) = I_{D3} - I_{D4}$$
 $= 2\beta_N V_i (V_{CM1} + V_F - V_{S2} - V_{THN}) \cdot \cdot \cdot \cdot (87)$
ここで、(83) ~ (85) 式を(86) 式に代入すると $V_{CM1} + V_F - V_{S2} - V_{THN}$ が求められ、

$$V_{CM1} + V_{F} - V_{S2} - V_{THN}$$
(\&\delta 67)

$$= \frac{2\sqrt{\frac{I_0}{\beta_p}} - \sqrt{\frac{4I_0}{\beta_p} - V_i^2} + \sqrt{\frac{16I_0}{\beta_p} - \frac{4I_0}{\beta_p} - V_i^2} + \sqrt{\frac{I_0}{\beta_p} \sqrt{\frac{4I_0}{\beta_p} - V_i^2}}}{4} \cdots (88)$$

と求められる。

[0080]

ここで、 $\beta N = \beta P$ ならば、(88)式は、

【数68】

$$V_{CM1} + V_F - V_{S2} - V_{THN} = \sqrt{\frac{I_0}{\beta_P}}$$
 ...(89)

となる。したがって、この時に、(87)式は、

【数69】

$$\Delta I = 2 \beta_N V_i \sqrt{\frac{I_0}{\beta_p}}$$

$$= 2 \sqrt{\beta_N I_0} V_i \qquad \cdots (90)$$

となり、線形動作することがわかる。

[0081]

また、(90)式より、MOS差動増幅回路のトタンスコンダクタンスは駆動

電流値 I_0 で決定され、各定電流源の値 I_0 、 $2I_0$ 、 $4I_0$ を同時に可変することで所望の値に設定することができる。

回路はA級動作しており、

【数70】

$$I^{+} = I_{D3} + I_{D5} = 2I_{0} + \sqrt{\beta_{N}I_{0}}V_{i}$$
 ...(91)

$$I^{-} = I_{D3} + I_{D5} = 2I_0 - \sqrt{\beta_N I_0} V_i$$
 ...(92)

となっており、負荷抵抗を介して電圧出力が得られる。

[0082]

また、図15に示すように、ソースフォロワトランジスタの極性を変えることもできる。ただし、Nチャネルトランジスタのスレッショルド電圧 V_{THN} とPチャネルトランジスタのスレッショルド電圧 V_{THP} が異なる場合には駆動電流 I_1 を設定して電圧シフト値が等しくなるようにする必要がある。また、Nチャネルトランジスタの実行モビリティ(μ_N)とPチャネルトランジスタの実行モビリティ(μ_P)とでは、 μ_N > μ_P であり、通常は3倍前後異なるから、直流伝達特性を合わせるために、Pチャネルトランジスタの実行モビリティ(μ_P)が小さい分だけ、ゲート(W/L)比を大きな値に設定するか、又は、テール電流を大きくして直流伝達特性を合わせ込む必要が生じる。そのために、一般的には、周波数特性はこうしたPチャネルトランジスタの周波数特性で制約されることになる。

[0083]

次に、図16に、こうして得られる極性が互いに異なる2つの差動増幅回路を 用いた回路を示す。

[0084]

この場合には、レベルシフト回路は、それぞれ共通ソース電圧を共有し定電流で駆動されたトランジスタMN 7、MP 7により構成される。同様に、MO S 差動増幅回路のトタンスコンダクタンスは駆動電流値 I_0 で決定され、各定電流源の値 I_0 、3 I_0 、4 I_0 を同時に可変することで所望の値に設定することができる。

[0085]

また、トランジスタMN 7、MP 7のトランジスタサイズをそれぞれ 2 倍にすると、トランジスタMN 1、MN 2、MN 7、及び、トランジスタMP 1、MP 2、MP 7の駆動電流はいずれも $3 I_0$ から $4 I_0$ となり、トランジスタMN 7、MP 7の駆動電流もいずれも I_0 から $2 I_0$ となる。図 1 6 に示す回路では電源側とグランド側のいずれにも出力を持ち、例えば、AB級の出力回路を駆動する場合などには最適である。

[0086]

【発明の効果】

第1の効果は、線形な電圧減算出力と線形な電圧加算出力を同時に持つ差動回路を実現できるということである。これにより線形な電圧減算・加算回路が実現できた。その理由は、MOS差動対のテール電流を入力電圧の2乗に比例する2乗回路出力電流で駆動することにより、共通ソース電圧を入力コモンモード電圧に対して一定となるようにでき、また、差動出力電流を線形にできるからである

[0087]

第2の効果は、線形性は多少劣るが、小さな回路規模で電圧減算・加算回路が 実現できた。その理由は、MOS差動対を電圧減算・加算回路に用いることがで きたからである。

[0088]

第3の効果は、MOS差動対の出力を完全に線形できるということである。これにより理想的な線形トランスコンダクタンスアンプが実現できた。その理由は、MOS差動対の共通ソース電圧を入力コモンモード電圧に対して一定となるようにテール電流を制御することにより、線形動作が実現できるからである。

[0089]

第4の効果は、線形なトランスコンダクタンスが実現できる入力電圧範囲を広くできた。その理由は、MOS差動増幅回路を駆動するテール電流を可変としているからである。

[0090]

第5の効果は、MOS差動対の出力電圧を完全に線形できるということである。これにより理想的な線形トランスコンダクタンスアンプが実現できた。その理由は、MOS差動対の出力電流は、平方根(√)をとり、差動出力化することで、恒等式

【数71】

$$\sqrt{a + \sqrt{2}x\sqrt{1 - \frac{x^2}{2}}} - \sqrt{a - \sqrt{2}x\sqrt{1 - \frac{x^2}{2}}} = \sqrt{2}x$$

により、線形動作が保証されているから、MOSトランジスタを負荷として電圧変換して、負荷トランジスタの共通ゲート電圧に入力コモンモード電圧からMOS差動対の共通ソース電圧を減じた電圧を印加することでA級動作が実現でき、出力電圧を完全に線形できるからである。

[0091]

第6の効果は、線形なトランスコンダクタンスを持つMOS差動増幅回路のトランスコンダクタンスを独立に設定できるということである。これによりトランスコンダクタンスがチューニング可能なMOS差動増幅回路が実現できた。その理由は、MOS差動増幅回路を構成するMOS差動対とMOSクァドリテールセルを駆動する定電流源が必要とされ、その電流値を可変することでトランスコンダクタンスを可変できるからである。

【図面の簡単な説明】

【図1】

請求項1の電圧減算・加算回路に係る一般構成を示す回路図。

【図2】

請求項1のレベルシフトされた電圧減算・加算回路に係る一般構成を示す回路 図。

【図3】

請求項1の電圧減算・加算回路に係る一実施形態を示す回路図。

【図4】

図3に示したトランジスタを負荷とするMOS差動対の出力電圧を示す特件図

【図5】

図3に示したクァドリテールセルの出力電流を示す特性図。

【図6】

請求項1のレベルシフトされた電圧減算・加算回路に係る一実施形態を示す回 路図。

【図7】

請求項2のレベルシフトされた電圧減算・加算回路に係る一実施形態を示す回 路図。

【図8】

請求項3のMOS差動増幅回路に係る一実施形態を示す回路図。

【図9】

入力コモンモード電圧を得るための加算回路を示す回路図。

【図10】

請求項3のMOS差動増幅回路に係る他の実施形態を示す回路図。

【図11】

請求項4のMOS差動増幅回路に係る一実施形態を示す回路図。

【図12】

請求項5のMOS差動増幅回路に係る一実施形態を示す回路図。

【図13】

請求項5のMOS差動増幅回路に係る他の実施形態を示す回路図。

【図14】

請求項6のMOS差動増幅回路に係る一実施形態を示す回路図。

【図15】

請求項6のMOS差動増幅回路に係る他の実施形態を示す回路図。

【図16】

請求項8のMOS差動増幅回路に係る一実施形態を示す回路図。

【図17】

従来の電圧減算・加算回路を示す回路図。

【図18】

適応バイアス差動対の一般構成図。

【図19】

従来のMOS差動対とクァドリテールセルから構成されるMOS差動増幅回路 を示す回路図。


【符号の説明】

 $M1, M2, \cdots$ $h \ni \lambda y \ni \lambda y$


【書類名】

図面


【図1】




【図2】



【図3】




【図4】




【図5】


ID5+ID7 , ID6+ID8
ID5, ID6, ID7 , ID8




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



【書類名】

要約書

【要約】

【課題】 半導体集積回路上に形成される、広い入力電圧範囲に渡り線形な減算・加算機能を持つMOS差動増幅回路を提供する。

【解決手段】 本発明の電圧減算・加算回路は、トランジスタM1, M2のゲートが入力対を、ドレインが減算出力対をそれそれ構成し、ソースが共通接続されて加算出力端子を構成し、トランジスタM1, M2に流れる電流の和が入力差動電圧に比例して増加する。

【選択図】

図 1

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社